TDE-CSD32
计算机组成与设计/计算机系统结构教学实验系统
·采用哈佛结构,基于RISC-V指令架构,支持完整
RV32I指令集
·创新性的实验电路构建方式,通过唐都自主产权
图形化设计软件,用FPGA器件构建实验电路
·实时动态数据通路图调试手段,时序观测窗口,
时空图观测窗口
·实验教学全过程开放,全面支持“计算机组成原理”
“计算机组成与设计”“计算机系统结构(体系结
构)”等课程的教学实验,好教易学
创新性实验电路构建方式
·在基础实验区中,系统已经部署了计算机组成原理与系统结构实验所需的各部件单元电路
·学生在图形化电路构建软件中,调用所需的部件单元,通过图形连线方式构建各部件和模型机的实验电路,以此开展全面完整的实验教学
自主创新部件电路设计
·学生可在扩展设计实验区中设计构造新的部件电路,并可用新设计的部件来取代基础实验区中已有的相应部件,通过软件连线来构成所需实验电路,使新设计的电路具有图形调试功能的支持,非常符合循序渐进的教学原则,并能培养学生创新设计的能力
实时动态通路图调试
·可实时细致观测到各个部件和模型计算机的内部结构、工作状态和调试过程中状态及数据的改变
·形象化地展示了计算机工作过程的细节,使学生心领神会
·从此跨过难教难学的门槛,基于RISC-V的“计算机组成原理”“计算机组成与设计”“计算机系统结构”课程一学就会
·时序观测窗口可同时显示电路内部各关键控制信号及数据信号的时序逻辑,可判明各信号点之间的逻辑和时序关系,全面展示实验过程中的各操作细节及运行结果,使学生可以基于时序图方式来精细观测实验操作调试过程和实验结果
时序观测与分析
·时空图窗口可显示流水线中多条指令的执行相互重叠的并行处理情况,可实时观察掌握流水计算机中指令并行处理的流水线工作状态
选配实验室工作站
·具有开放性的实验设计和实验指导
·对实验过程、实验结果和实验设备真实准确的数据记录
·客观评价学生实验能力和实验水平
·依据实验信息记录和统计,对实验教学的真实效果进行评估和总结
·准确评估实验设备的完好情况