基于RISC-V的“计算机组成原理”、“计算机系统结构”实验教学
系统用FPGA实现部件及模型机电路，采用了数据存储器和指令存储器分离的哈佛结构，支持完整的RV32I指令集，全面支持基于RISC-V指令架构的“计算机组成原理”“计算机组成与设计”“计算机系统结构（体系结构）”等课程的实验教学。
以MIPS32指令架构作为教学内容的，可无障碍地转换到RISC-V的实验教学上来，非常容易上手，好教好学
通过运算器、存储器、控制器部件实验，微程序控制器模型机和硬布线模型机实验，具有中断处理功能的模型机实验，使学生掌握RISC-V指令架构及其模型计算机的组成、结构和设计
通过五级流水模型机实验和具有冒险处理的五级流水模型机实验，掌握以时间并行性为特征的计算机结构及设计，掌握具有数据冒险和控制冒险解决策略的计算机结构及设计
创新性的实验电路构建方式
实验平台上具有两片FPGA，构成了基础实验区和扩展设计实验区
在基础实验区中，系统已经部署了计算机组成原理与系统结构实验所需的各部件单元电路，学生按照实验要求，调用所需部件电路单元，然后以部件配置和软件连线方式，构成所需的各部件和各种模型机的实验电路
采用图形化电路构建软件，通过图形连线方式，来实现计算机各部件和各种模型计算机的实验电路，具有电路设计及构建的灵活性
自主设计构建实验电路
学生可在扩展设计实验区中设计构造新的部件电路，并可用新设计的部件来取代基础实验区中已有的相应部件，通过软件连线来构成所需实验电路，使新设计的电路具有图形调试功能的支持，非常符合循序渐进的教学原则，并能培养学生创新设计的能力
实时动态通路图调试
系统为计算机组成与系统结构中的各种部件和模型计算机，分别提供了基于数据通路图的实时动态图形调试工具，使原本非常复杂的32位计算机运行状况和调试过程直观可见，学生可以细致观测到各部件和各种模型计算机的内部结构、工作状态和调试过程，由此跨过了难教难学的门槛，使课程一学就会
时序观测与分析
时序观测窗口可同时显示电路内部各关键控制信号及数据信号的时序逻辑，可判明各信号点之间的逻辑和时序关系，全面展示实验过程中的各操作细节及运行结果，使学生可以基于时序图方式来精细观测实验操作调试过程和实验结果
时空图观测与分析
时空图窗口可显示流水线中多条指令的执行相互重叠的并行处理情况，可实时观察掌握流水计算机中指令并行处理的流水线工作状态
智能实验助手
系统提供的智能实验助手，可对学生的电路连线及各部件实验的操作进行自动检测，并可提示对应的错误和问题，可使教师提高教学工作效率，还可为实验教学信息化提供自动采集的实验数据
选配实验室工作站，构建新形态的实验室
具有开放性的实验设计功能，教师可按照自身教学特点，自由设计个性化的实验内容、实验指导和实验报告要求
依据实验信息记录和统计，对实验教学的真实效果进行评估和总结
可全面实现对学生实验过程、实验结果的采集和记录，自动评价实验成绩，为教师准确评价学生的实验能力和水平提供了完整的依据
对所有实验设备工作状态进行自动评估，准确反映各个设备的状态情况，帮助教师高效开展维护，使实验设备始终处在完好状态
TDE-CSD32 计算机组成与设计/计算机系统结构教学实验系统功能特点
